2ちゃんねる スマホ用 ■掲示板に戻る■ 全部 1- 最新50    

■ このスレッドは過去ログ倉庫に格納されています

【半導体/集積回路】インテルは「ムーアの法則」を終わらせない──新たな“技術リーダー”が考える半導体の未来[07/11]

1 :一般国民 ★:2019/07/11(木) 01:11:04.95 ID:CAP_USER.net
インテルは「ムーアの法則」を終わらせない──新たな“技術リーダー”が考える半導体の未来(記事全文は、ソースをご覧ください。)
https://wired.jp/2019/07/10/intels-new-chip-wizard-plan-bring-back-magic/
2019.07.10 WED 18:30
WIRED
TEXT BY TOM SIMONITE

半導体の集積率が18カ月で2倍になるという「ムーアの法則」の限界が指摘されるなか、その限界論に異を唱えた男がいる。インテルのシリコンエンジニアリング担当上級副社長、ジム・ケラーだ。アップルやテスラの半導体設計を支えてきた業界の大物は、いかに半導体の進化を加速させ、インテルの存在感を再び高めようというのか。

https://wired.jp/wp-content/uploads/2019/07/business_intel_1158822168.jpg
写真:XAKAR/GETTY IMAGES

この6月の最終日、サンフランシスコ一帯をプライドパレードが虹色に埋め尽くした日曜のことだ。インテルは街のシンボルであるコイトタワーのすぐ近くで、ややマニアックとも言える少人数のパーティーを開催していた。

このイヴェントは、過去50年の半導体産業における飛躍的な品質の改善が、どれだけ技術や社会の進歩を加速させてきたかを祝う集まりだった。スタートアップやヴェンチャーキャピタル、大手テック企業から100人以上が参加し、5時間にも及んだ。誰もが半導体をテーマにしたカクテルを飲みながら、いかに砂がシリコンチップへと加工されるかといった会話を交わしていたのである。

そして、まだ“パーティー”は終わっておらず、勢いは持続するのだという主張が飛び交っていた。

「これからも、まだまだ続きますよ」と、イヴェントの共同主催者である半導体業界の大物は語った。発言の主は、インテルのシリコンエンジニアリング担当上級副社長として昨年入社した、ジム・ケラーである。

そしてケラーは、インテルの創業者のひとりであるゴードン・ムーアが54年前に提唱した「半導体の集積率は18カ月で2倍になる」というアイデアに触れ、こう語った。「ムーアの法則の勢いは衰えないのです」

・成長の機会を失ってきたインテル
今回のイヴェントの目的は、半導体産業が過去半世紀に記録したのと同じくらい大きな成長を、低迷する名門企業であるインテルが実現できることを明確に示すためのものだった。

インテルはモバイルデヴァイスの市場でチャンスをつかみ損なった。そしてポケットサイズのガジェットの普及に伴い、かつてインテルの独壇場だったパソコン市場は縮小していった。アップルやテスラの躍進を支えてきた半導体業界の大物であるケラーは、そんな厳しい時期にインテルに加わった。

いまでもインテルは、クラウドコンピューティングを支えるサーヴァー用チップの市場では支配的なシェアを握っている。しかし、最新の2世代のチップ技術の開発では出遅れている。

今年4月にインテルは、5Gのワイヤレス端末向けチップの事業を断念すると発表した。これはモバイル技術の次なる大きな波から5Gから遠ざかることを意味する。さらに、アップルの「iPhone」の一部にインテル製モデムを搭載する取引からも撤退することを明らかにしている。翌月になってインテルは投資家に対し、今後2年にわたって利益幅の縮小が予想されると説明している。

・技術開発でも出遅れ
こうした懸案材料は今回のイヴェントではほとんど語られず、技術の歴史と未来に焦点が当てられた。会場にいたインテルの従業員たちが顕微鏡の横に立っており、参加者たちは微細な最新のトランジスターをレンズ越しに覗き込むことができた。このトランジスターは、電流を1秒間に数十億回もオン/オフできる高性能なものだ。

イヴェントにはケラーに加えて、インテルのチーフアーキテクトであるラジャ・コドゥリや最高技術責任者(CTO)のマイク・メイベリーがスピーカーとして登壇した。コドゥリはアップルで一緒に働いていたころから知っているケラーを、自分がインテルに誘ったのだと語った。

コンピューティングの歴史は、インテルやムーアの法則と密接に結びついてきた。これまでにインテルは何十年もの間、新しい素材や加工技術の発明、そしてトランジスターの微細化によって、性能を2倍にするペースを維持してきた。最近ではこのペースが鈍化しており、インテルとコンピューティングの進化との結びつきに、ほころびが見えている。

■■以下、小見出しなど抜粋。続きはソースをご覧ください。

・ムーアの法則は死んでいない
・新たな半導体設計のアプローチ
・アップルやテスラを支えた技術リーダー
・インテルの将来的な成果はどう変わるのか?

92 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 06:33:25.69 ID:cQwfGyme.net
>>90
何がめんどくさいのか分からないが、1GB以下のOSなんてたくさんあるぞ
そのOSを普段使いする方がめちゃくちゃめんどくさいけどな

93 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 07:00:18.90 ID:HDbGKpWe.net
ハードウェア性能の絶え間ない向上こそがイノベーションの根源だったわけで
そこが頭打ちになればすぐに行き詰まるのは目に見えてる。
GPUやFPGAに期待したいところだ。

94 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 07:18:11.63 ID:b9BRyu+R.net
>>4
単位面積当たりの
という概念が抜けてますよ

95 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 07:22:44.76 ID:cQwfGyme.net
>>93
GPUの性能向上も鈍化したし、FPGAも簡易ASICなわけで
ブレイクスルーが無い限り、ハードウェアの単純な性能向上は力業じゃ無理でしょ

96 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 08:16:46.00 ID:8XzPJfPG.net
CPUのクロック向上も鈍化
それで並列方向に進むが
コアをいくつも並べれば、シリコンなどの材料費は増える
単位計算あたりの電力使用量が改善されなければ、電気代も増大
かくしてチップ性能の向上は頭打ち
PC、スマホ関係の進化
それを前提とした各種サービスの進化
そのあたりも停滞
AIだの自動運転だのも停滞
大量のCPUで並列度をあげるスパコンランキング的な性能向上は可能かもしれないが

97 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 11:53:25.11 ID:0NhJ1zDv.net
メモリが3D積層化しているんだから、CPUなどのロジックも3D化されるんじゃないの

98 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 13:20:49.15 ID:OYOk8eqq.net
>>97
発熱量が全然違うからならん

99 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 13:31:20.34 ID:Xgk8/w43.net
デナードのスケーリング則を知らずにムーアの法則だけ語ってもねー

消費電力がどうなるかとか理解できんから、>>1みたいなポジトークにあっさり騙される

100 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 13:40:57.69 ID:kqOKgvDv.net
>>97
>>98
Intelはマルチダイの複数層重ねたヤツを研究中よ
AMDのinfinity fabricをただパクるだけでなく発展型として導入するつもりのようだ

下層ダイに貫通孔あけて電力供給、データ通信可能でプロセスが異なるダイも積層可能とのこと
正直盛りすぎで出来るか不安な内容だができれば絶大な効果をもたらすだろう

101 :ニュースソース検討中@自治議論スレ:2019/07/16(火) 13:42:19.48 ID:M9qdfuxA.net
>>3
"これまでにインテルは何十年もの間、新しい素材や加工技術の発明、…"
のことなら配線やゲート、それらを被服する素材。銅配線とかHKMGとか(アルミ配線や酸化膜の置き換え)

>>82
今はもう単なるプロセスノードの名前

>>89
TSMC的な5nmは来年量産可能。三星は3nmが開発出来るまで7nmの改良版(7→6→5→4)で頑張るらしい。これでまたインテルとの名前の解離が大きくなるなぁ。

>>97

102 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 00:47:24.92 ID:Y8N+4W2Y.net
>>100
積層ならTSVなのはそりゃそうだろ
なんてやつ?

103 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 01:21:16.02 ID:K3Uu0WCw.net
>>102
>>100ではないけどco-EMIB
https://pc.watch.impress.co.jp/docs/news/1195/693/amp.index.html

104 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 01:35:01.69 ID:Y8N+4W2Y.net
>>103
それは積層じゃないから全然違うよ

105 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 02:12:16.69 ID:K3Uu0WCw.net
>>104
これは失礼しました

106 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 14:02:13.50 ID:8ry3turD.net
>>104
積層だよカス

2つ目の「Omni-Directional Interconnect(ODI)」は、パッケージ内のチップレット間の通信にさらなる柔軟性を提供するというもので、
同技術によって、トップチップはEMIBと同様にほかのチップレットと水平方向の通信が可能で、
さらにFoverosと同様にベースダイ内のシリコン貫通ビア(TSV)を介して垂直方向の通信も可能となる。

 ODIでは、従来のTSVよりも大きなTSVを利用することでパッケージ基板から直接トップダイに電力を供給でき、かつビアが大きいため抵抗が低く、より広い帯域幅とレイテンシを実現しつつ、堅牢な電力供給を提供できるという。
またベースダイに必要なTSVの数を減らせるため、トランジスタの面積をさらに確保でき、ダイサイズを最適化できるとしている。

107 :ニュースソース検討中@自治議論スレ:2019/07/17(水) 22:50:26.69 ID:Y8N+4W2Y.net
>>106
いや全然違うんだけどw
お前積層かどうかも分かってねえの?
つうかTSMCのCoWoS系の話ならHBMとかでとっくに積層できてんだから>>97のような話にならんだろw
なんでわかりもしねえ分野で煽りに来るんだ?

108 :ニュースソース検討中@自治議論スレ:2019/07/18(木) 13:28:19.24 ID:UZk9IMCZ.net
マルチダイで気づいてるだろうに…

109 :ニュースソース検討中@自治議論スレ:2019/07/22(月) 18:34:46.92 ID:O07sqtvi.net
シュリンクと比べて積層とかほとんど何の意味もないので、どうでもいいんだがな

110 :ニュースソース検討中@自治議論スレ:2019/08/01(木) 14:03:52.29 ID:F11ou/Cg.net
クロックをうんとさげて10MHzぐらいにして、CPUコアのキャッシュの量をうんと
減らして、命令もパイプラインはやめて単純明快にして、そのかわりコアの数を
うんと増やして対処したら、コアあたりの性能はうんと下がるけれども、コアの数で
性能を稼ぐ。そういったアプローチはどんなもんだろうか。あとはメモリのバンド幅
が問題だ。

111 :ニュースソース検討中@自治議論スレ:2019/08/02(金) 00:43:38.73 ID:3zM2YK6A.net
集積率も良いけど
周波数も上げろや
ギガ越えたときはいずれテラの時代が来るのかと楽しみにしてたのに
5G程度で止まってんじゃねーよ

112 :ニュースソース検討中@自治議論スレ:2019/08/03(土) 01:06:27.62 ID:6g8+IPPC.net
>>110
単にゴミクズみてえな性能になるだけだわな

113 :ニュースソース検討中@自治議論スレ:2019/08/10(土) 13:43:23.99 ID:CJiP3jZv.net
いつか技術の壁にぶつかって、大手の半導体メーカーが倒れるときが来るのだろうか?
それとも技術が単に停滞して、製造技術の向上が停まるが、製品のバリエーションや
要求に応じてそれぞれ違う製品を作ることに変わるだけだろうか?

114 :ニュースソース検討中@自治議論スレ:2019/08/10(土) 14:02:02.13 ID:p/GzDYvk.net
ほほー、

ケラー氏は、
  ・AMD時代は、天才的な研究で画期的新製品 Ryzen の開発に貢献してたのに、
  ・Intelに入ったら、投資家向けの酒飲みパーティで、無根拠なスピーチで詐欺に貢献、ですか。

年はとりたくないもんですねー。

115 :ニュースソース検討中@自治議論スレ:2019/08/11(日) 14:43:56.39 ID:Ilt3sihC.net
その前に脆弱性なんとかしろよ

116 :ニュースソース検討中@自治議論スレ:2019/08/11(日) 15:53:06.72 ID:j5bKl9NG.net
>>43
ファミリーベーシックがなんだって?

117 :ニュースソース検討中@自治議論スレ:2019/08/11(日) 15:55:32.39 ID:ySPgoq71.net
過去の成功体験(ムーアの法則)が忘れられずに、いつまでも縮小を目指しつづけて
気が付いてみたら会社も縮小しているということになりそうだね。

巨艦大砲主義から航空機による爆撃の方向に転じたように、技術の壁にぶつかったら
方向転換が必要だ。

118 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 06:29:37.05 ID:czC3E385.net
なんでこんなすぐ破城するような法則を頑なに守るんだよw

119 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 06:46:31.75 ID:rzZr7AVQ.net
>>96
じつは、現在のレベルまで一気に上げることが出来た
途中のPen4 だとか、などなど 大規模なやらせ だったのだ

なぜなら、電子系では中心になるはずの日本企業が
全く何の興味も示さなかった

この仮説で正しいだろう

120 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 06:49:35.88 ID:rzZr7AVQ.net
>>117
今後は、AMD が躍進したように より安価な製品
の方向へと、収斂していくのでないかな

121 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 07:08:26.56 ID:rzZr7AVQ.net
nm値 の世界標準て、無いだろ

nm値 が下がってても、熱は出てるんだけど

122 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 07:09:47.21 ID:rzZr7AVQ.net
これまでは、nm値 が下がると、より低熱になって電気代が安くなるはずだった

123 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 07:42:44.88 ID:tRUNAZ7I.net
コア数増やすのは限界が見えてるだろ
CPU周りがボトルネックになってる現状を完全に刷新しない限り何やっても小手先

124 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 07:59:46.23 ID:Ox3ogOsk.net
>>123
新しいAMDのCPUは64コアまで増えてるけど、きちんと性能出てるみたいだぞ

125 :ニュースソース検討中@自治議論スレ:2019/08/20(火) 20:21:58.39 ID:4CB2HVVZ.net
多コア化しても性能出すには多コア用に最適化されたソフトウェアが必要だよ
多コア化はハードウェア的進歩というよりソフトウェア的進歩

126 :ニュースソース検討中@自治議論スレ:2019/08/27(火) 01:48:07.21 ID:rNFzY6T5.net
http://www.cafe-dc.com/other/cerebras-unveils-worlds-largest-computer-chip/
40万コアのCPUだとさ。

127 :ニュースソース検討中@自治議論スレ:2019/08/27(火) 05:56:14.12 ID:rNFzY6T5.net
https://gigazine.net/news/20190820-wafer-scale-engine/

>Wafer Scale Engineは4万2225mm2の面積に
>40万基のSLA(スパース線形代数)コアが並び、
>コアの接続帯域幅は100Pb/sだとのこと。

>また、Wafer Scale Engineには18GBのSRAMが搭載されていて、
>9Pb/sのメモリ帯域幅がうたわれています。

>製造はTSMCの16nmプロセスによるものだとのこと。

https://www.theregister.co.uk/2019/08/26/hot_chips_roundup/

> Discussions between hardware geeks estimated that power consumption
> could suck up anywhere from 14 to 15 kilowatts,

#これ1枚で普通の家のブレーカーが確実に飛ぶな。 家庭用には(まだ)無理だ。

128 :ニュースソース検討中@自治議論スレ:2019/09/20(金) 03:15:34.23 ID:dGiwaOSj.net
積層の3D化でムーアの法則回避する方向性だが、積層し多分だけ
露光回数は当然ふえて歩留まりも当然として回路数に比例するので
単価は下がらない、ムーアの法則があっても単価さがらないと次の投資にならず
半導体の集積度アップにはつながらない。

129 :ニュースソース検討中@自治議論スレ:2019/10/06(日) 08:05:32.78 ID:+TBBJ2w+.net
回路の縮小で得られるメリットはもう絞り尽くしてその限界に到達したとみるべきだな。
これからはどうすればよいのだろうか。
今後は数と量と電力の物量作戦あるのみか?
チップ間の相互結合を如何に能率良くコンパクトに実装するかというぐらい?

電荷の拡散による方式のトランジスタやFETから量子現象を用いたデバイス
(量子コンピュータではない)に移行すれば、しばらくはまだ小さく電力を
減らしていけるかもしれないが、それだって限度があるだろう。原子分子の
サイズよりも小さくすることはできないのだから。

130 :ニュースソース検討中@自治議論スレ:2019/10/06(日) 08:16:48.04 ID:sduy/0pM.net
インテル値下げしてるだろw そもそも競争原理でムーアの法則が成り立っているのに終わるわけがない
独占販売しない限り終わりとかないんだよ

131 :ニュースソース検討中@自治議論スレ:2019/10/06(日) 13:48:55.97 ID:4tCDHJkM.net
>>128
微細化で集積度上げると速度は上がり消費電力は下がるが、多層化じゃどっちもない

多層化が効くのはフラッシュとかの消費電力が小さい素子だけ

132 :ニュースソース検討中@自治議論スレ:2019/10/06(日) 15:36:11.00 ID:+TBBJ2w+.net
ついに半導体製造会社がどこも儲からなくなって、一斉にヤーメタとなり、

もうそれ以降はCPUもメモリもフラッシュも新しい製品は手に入らなくなった
とすると、中古の計算機などが貴重な資源となってそれから外してまだつかえる
チップを再利用したり、いろいろなことが起きるようになるだろうな。
そうやって中古の部品が10年、20年と使われて半導体がまったく進歩しない状態
が続いたら、ソフトが著しく進歩する素地ができることになる。

133 :ニュースソース検討中@自治議論スレ:2019/10/06(日) 21:59:48.77 ID:0eH9XFRt.net
ゴードン・ムーアはインテルの名誉会長なんだから
そりゃ副社長はヨイショの1つもするわな

134 :ニュースソース検討中@自治議論スレ:2019/10/07(月) 06:44:12.47 ID:25XqWg/J.net
>>132
ハードの進歩でこれまで実用的じゃなかったアルゴリズムが脚光をあびることはあっても逆はないよ

135 :ニュースソース検討中@自治議論スレ:2019/10/07(月) 16:00:34.53 ID:6OQA9AxT.net
ベイズ統計も、ハードの進歩で脚光浴びた例だよなあ
かつては担当者の直感頼りの大雑把な確率で計算してたのに
ビッグデータが活用できるようになって実用化したような

136 :ニュースソース検討中@自治議論スレ:2019/10/07(月) 20:11:07.85 ID:pcw/m5BD.net
それより光回路を早く開発してくれ

137 :ニュースソース検討中@自治議論スレ:2019/10/08(火) 09:39:29.18 ID:iLciqfRy.net
光でチップ間の通信を言うならともかく、光導波路なんて今のシリコン上のメタルよりはるかに
太いから集積度ぼろぼろなのに、馬鹿だなあ

138 :ニュースソース検討中@自治議論スレ:2019/10/08(火) 12:02:54.18 ID:S2RNQYUn.net
Intel Mask Operation: An Inside Look at a Critical Manufacturing Step
https://youtu.be/u3ws0UebnSE

139 :ニュースソース検討中@自治議論スレ:2019/10/08(火) 14:26:35.02 ID:6OoAIbd+.net
>>137
可視光を主演算部分の回路でシリコン基盤で配線するというのは、
そんなこと研究している組織はない、100GLAN接続などの接続部だけな。
IBMなどがメモリやらチップセットとCPUを結ぶ配線で試作しているのは
紫外線からX線の領域である。
DRAMなどへの配線数の総数はシールド線含めて膨大であり、それと比べて細ければいいという話だ。

140 :ニュースソース検討中@自治議論スレ:2019/10/08(火) 14:29:14.81 ID:6OoAIbd+.net
>>137
SoCの時代においてチップ間とシリコン上のそれとは区別がつかない状況を学べ。
同じプロセスにおいて便宜上回路を同一シリコン基盤の上にあるからその周辺回路や
CPUは別だという考えとか歪んでいる。

141 :ニュースソース検討中@自治議論スレ:2019/10/08(火) 14:36:55.26 ID:2pcRNYRp.net
>>1
ムーアの法則じゃねーよ!

総レス数 141
42 KB
掲示板に戻る 全部 前100 次100 最新50
read.cgi ver 2014.07.20.01.SC 2014/07/20 D ★