■ このスレッドは過去ログ倉庫に格納されています
Intelの次世代技術について語ろう 84
- 1 :Socket774:2015/12/28(月) 12:04:52.28 ID:dApwbIRy.net
- Intelの次世代製品や、それに関連する技術についてのスレッドです
■前スレ(直近スレ)
Intelの次世代技術について語ろう 82
http://anago.2ch.net/test/read.cgi/jisaku/1435117330/
Intelの次世代技術について語ろう 83
http://potato.2ch.net/test/read.cgi/jisaku/1442423228/
- 571 :,,・´∀`・,,)っ-○○○:2016/02/17(水) 20:17:25.44 ID:HOfYbuws.net
- QPIの配線を出す必要があるのでLGA115xプラットフォームでは物理的に無理だし
デスクトップからノートまで大多数に必要ないインターフェースを積むことになる
唯一可能性があるとすれば「モバイルワークステーションにもデュアルXeonを」という機運次第ですな
普通に考えればそうなる前にコアを増やすわな
- 572 :Socket774:2016/02/17(水) 20:28:54.67 ID:uCSw817/.net
- さすがにマザーから自作する強者はおらんか
- 573 :Socket774:2016/02/17(水) 21:16:06.06 ID:R2B+u1Gc.net
- 昔あった気が
- 574 :Socket774:2016/02/17(水) 21:17:15.49 ID:19kiMm2x.net
- そういうキットあったねー。穴の開いた板にはんだ付けする・・・。
- 575 :,,・´∀`・,,)っ-○○○:2016/02/17(水) 22:01:03.07 ID:PV21/fD3.net
- そもそもLGA115xプラットフォーム向けはダイ上にQPIインターフェース物理的に積んでない
P4バスの時代はメモリコントローラがCPUの外にあって、FSBを分配してやるだけでできたけど
それと同じことは今のノース統合型CPUではできない。
- 576 :Socket774:2016/02/17(水) 22:10:33.10 ID:ZhG62hLG.net
- PCI Expressの信号線はx4以上のカードでは信号線のピンアサインが
等間隔になってないのが美しくないな
PCI Expressの信号線は目立つから等間隔になるようにピンアサインできなかったのか
- 577 :,,・´∀`・,,)っ-○○○:2016/02/17(水) 22:32:27.92 ID:PV21/fD3.net
- Xeon Dの16コアがどういう構成の16コアなのかは非常に興味があります
Intelとしては8年ぶりのニコイチSMP実装なのか?
- 578 :Socket774:2016/02/17(水) 23:11:31.99 ID:19kiMm2x.net
- いきなりZen殺しに来たの?
- 579 :Socket774:2016/02/18(木) 01:13:15.17 ID:enI6QPkK.net
- 僕はね、電機業界にはITという隕石(いんせき)みたいなんが落ちてきたんやと、今でもそう思うとるんですわ。
「UNIXのようなくだらぬ流行を取り上げるのはやめよ」
- 580 :,,・´∀`・,,)っ-○○○:2016/02/18(木) 01:35:08.79 ID:c5ejkYl+.net
- マイクロサーバはARMに対する牽制として前から取り組んでることで
どっちかというと直接の競合となるQualcommやBroadcommの出方をうかがってる
段階だと思うけど。
フロントエンドには低消費電力コアを多数、バックエンドには強力なコアみたいな構成が
主流になるでしょう
総レス数 1002
215 KB
新着レスの表示
掲示板に戻る
全部
前100
次100
最新50
read.cgi ver 2014.07.20.01.SC 2014/07/20 D ★