Intelの次世代技術について語ろう 84

1 ：Socket774：2015/12/28(月) 12:04:52.28 ID:dApwbIRy.net

Intelの次世代製品や、それに関連する技術についてのスレッドです

■前スレ(直近スレ)
Intelの次世代技術について語ろう 82
http://anago.2ch.net/test/read.cgi/jisaku/1435117330/
Intelの次世代技術について語ろう 83
http://potato.2ch.net/test/read.cgi/jisaku/1442423228/

31 ：Socket774：2015/12/29(火) 16:48:23.92 ID:KksSZ0XI.net

ひとつの命令に異なる実行状態があるのか。　ほー

32 ：Socket774：2015/12/29(火) 16:58:40.50 ID:aIniuvLO.net

http://www.agner.org/optimize/blog/read.php?i=417
こっちの投稿ではCPUの進歩は物理的限界に近くもう殆ど性能の伸びしろがないとの見解
・ILP増やす→4並列で持て余し気味
・SIMD幅増やす→256bitで持て余し気味
・コア数増やす→特定の状況でしか意味が無い
・III-V族とか新材料→原子の大きさや光速が変わるわけではない
・3D積層→冷やせない

一番性能向上の余地があるのはソフトウェア側の改善だ、と

33 ：Socket774：2015/12/29(火) 16:59:18.15 ID:aIniuvLO.net

http://www.agner.org/optimize/blog/read.php?i=421
Agner氏によるぼくのかんがえた最強のISA

34 ：,,・´∀｀・,,）っ-○○○：2015/12/29(火) 18:22:09.40 ID:FUbDAOlY.net

Agner教授はISNにAVX-1024の実装についての意見書いてた気がするんだが…
教授と某人物のメールでの会話のCCに俺のメールアドレスが入ってたことならあるが直接会話したことは未だにないな

35 ：Socket774：2015/12/29(火) 19:58:01.64 ID:aDUoPv2J.net

＞　　立ち上がるまでは下位128bitデータパスで2クロックかけて実行される

あまりA社のZを声高に批判しずらくなったな＞団子
立ち上がってしまえばリードできるのは変わらんけど

36 ：,,・´∀｀・,,）っ-○○○：2015/12/29(火) 20:00:42.81 ID:WWMpti8Z.net

2μOPsに分解して実行するのと1μOPsで2サイクルは意味が全く違うけどね
Zen（ぜん）者はデコーダも2クロック使うが、Core(こう）者はあくまでデコードは1サイクル

37 ：,,・´∀｀・,,）っ-○○○：2015/12/29(火) 20:03:27.13 ID:WWMpti8Z.net

あと、そもそもパワーゲーティングが利いてる（＝クロックが落ちてる）ときまで
AVX2がフルスピードで動く必要はないでしょ

38 ：,,・´∀｀・,,）っ-○○○：2015/12/29(火) 20:22:00.91 ID:WWMpti8Z.net

すまん、フルスピードでもスカラ〜SSEまでの時はYMM上位は寝てるのね

39 ：Socket774：2015/12/29(火) 20:25:53.22 ID:pi0cgvF2.net

AVX1024とか出るのかな？
命令フォーマットはEEVEXとか？
128バイトだからマスクレジスタも128bitになるのかな？
これだと汎用レジスタとの直接的やり取りが出来なくなるね

40 ：Socket774：2015/12/29(火) 20:28:01.17 ID:pi0cgvF2.net

>>35
ごくたまにAVXの上位を使うなんて使い方はほぼ無いから良いんじゃない？
使う時はガッツリ使うと思う