CPUアーキテクチャについて語れ 32

1 ：Socket774：2016/06/30(木) 07:54:33.43 ID:aXREhEqB.net

【前スレ】
CPUアーキテクチャについて語れ 31
http://potato.2ch.net/test/read.cgi/jisaku/1447725141/

281 ：Socket774：2016/08/26(金) 17:23:15.89 ID:Y8ncE23R.net

>>267
今のμopsキャッシュはloop命令以外（コールドコード）もキャッシュしてるような気がする

282 ：Socket774：2016/08/26(金) 20:12:23.50 ID:RPlHlv2+.net

decoded I-cacheだからトレースキャッシュとは別物

283 ：Socket774：2016/08/26(金) 23:54:14.03 ID:zCDqsXgT.net

京の後継機って富士通で決定なの？

284 ：Socket774：2016/08/28(日) 20:27:11.47 ID:L2VTwLHU.net

半導体プロセスって何nmまで行けるんだろうな。。。

285 ：Socket774：2016/08/28(日) 20:31:01.73 ID:f8KTpvhr.net

量産を考慮しなければ3nmくらいまでいけるのでは？

286 ：Socket774：2016/08/28(日) 20:39:31.47 ID:CmoNPgri.net

分子のレベルやな

287 ：Socket774：2016/08/28(日) 20:43:38.72 ID:TX5qFHql.net

微細化が限界になればこんどは3D化するのでは？

いまは3D化は、ひたすらおなじ構造を積み上げていくメモリだけだが、
将来はふつうのロジック半導体も3D化するのでは？

288 ：Socket774：2016/08/28(日) 21:10:33.69 ID:M/BNg8uP.net

GFの偉い人は積載（HBMのDRAMみたいな）に向かうしかないっていってた
最下部のアナログロジック部は古いプロセスで
シュリンク効果が高いロジック部は最新プロセスでTSV結合

最終的にはCPUのロジック部も積載で3Dにって感じらしい

289 ：Socket774：2016/08/29(月) 09:40:21.13 ID:fbEr2zbI.net

3D化したらどこまで性能上がる？

290 ：Socket774：2016/08/29(月) 09:54:04.03 ID:Ku2Jopbe.net

たぶん変わらない
メインはコスト削減だと思う
（今の技術力だと積載コストが凄いだろうけど）