2ちゃんねる スマホ用 ■掲示板に戻る■ 全部 1- 最新50    

■ このスレッドは過去ログ倉庫に格納されています

【総合】 Intel SSD Part52

1 :Socket774:2015/11/15(日) 22:13:20.49 ID:GLK7P5jB.net
ここはIntel製のSSD専用スレです。他社製のSSDの話題は該当するスレへお願いします。

メーカーPCネタは板違いです。ノートPC板やハードウェア板へどうぞ。
http://jump.2ch.net/?http://anago.2ch.net/notepc/">http://anago.2ch.net/notepc/
http://jump.2ch.net/?http://peace.2ch.net/hard/">http://peace.2ch.net/hard/

■前スレ
【総合】 Intel SSD Part51
http://jump.2ch.net/?http://potato.2ch.net/test/read.cgi/jisaku/1434466106/">http://potato.2ch.net/test/read.cgi/jisaku/1434466106/

■公式
http://jump.2ch.net/?http://www.intel.co.jp/content/www/jp/ja/solid-state-drives/solid-state-drives-ssd.html">http://www.intel.co.jp/content/www/jp/ja/solid-state-drives/solid-state-drives-ssd.html

■報告・質問用テンプレ
なるべく使ってください!ベンチのみの報告では、あなたの言いたい事が伝わりません。
【SSD】 品番、台数
【M/B】 使用ママン名、チップセット名
【ATA】 IDE or AHCI or RAID(拡張カード使用時はカード名も)
【環境】 OS、システムドライブorデータドライブ
【使用状況】 書き込み頻度、使用容量
【ベンチ】
【その他】 使用感、問題の現象等

81 :Socket774:2015/12/11(金) 00:09:07.85 ID:IgxcZ+mD.net
積層する為のプロセスが増えるから、宿命的な問題だろう。

今までの微細化=集積度アップ&コストダウン、のシナリオは、3D化では
当てはまらない。

82 :Socket774:2015/12/11(金) 00:34:31.09 ID:4kgn9ICD.net
ちと古い資料だが、野村総研のデータだと
Samsung V-NANDのイールドは、1世代目が85%
2世代目以降のV-NAND TLCのイールドが75%、
32層TLC(現在の850EVOか?)はGB単価が28.5セント(35円)
48層TLC(次世代SSDに搭載か)はGB単価は16.3セント(20円)
比較対象の16nm 2D NANDは、GB単価が36.6セント(44円)

恐らく3D化は48層、つまり各社今年度の量産辺りから
いきなり価格のブレイクスルーが進むと見るが、儲けたいだろうから
3D NANDモデルは、暫くはプレミアムな価格を付けるだろうね

http://i.imgur.com/CNtaI7H.jpg

83 :Socket774:2015/12/11(金) 00:39:11.23 ID:4kgn9ICD.net
書き忘れ

2D部分のコストが高くみえるが、新たに設備を増設した場合のデータね
これは設備投資・維持費が計上されたデータだから
長く生産し続けるにつれ、どの項目もGB単価は落ちていく

84 :Socket774:2015/12/11(金) 00:49:57.55 ID:4kgn9ICD.net
アホな写しミスすまん

×1世代目が85% ○1世代目が80%

85 :Socket774:2015/12/11(金) 01:35:24.10 ID:IgxcZ+mD.net
基本的に3D化で節約出来るプロセスコストは、シリコンダイの面積だけだからね。
微細化はなまじ遅れてるから、その分で相殺されてると思う。

確か3D VNAND の第一世代は50nm、現行の第二世代の32層は30nmらしいし。

まあそれに伴って、1パッケージ当たりの容量が増えるので、容量当たりのパッケ
ージングのコスト&基板の面積や製造コストは下がるけど。

しかし、既に現行の256GB品では4パッケージ搭載&2.5インチ筐体の半分以下
の基板面積なので、これ以上減らしてもコストダウンは見込めない上、並列度=
性能が下がるから、恩恵は512GB以上品だろうな。

86 :Socket774:2015/12/11(金) 05:53:44.29 ID:lEgoMDPu.net
>>85
ダイ面積というか露光プロセスのコストが1回で済む。
積層前は積層枚数分の極薄ウェハーを用意しないといけない訳だし。

87 :Socket774:2015/12/11(金) 10:09:25.00 ID:d+7M78bV.net
>>86
をいをい、露光プロセスは積層数だけ増えるだろ。

節約はシリコンダイと言うより、シリコンウエファと言うべきだったな。

88 :Socket774:2015/12/11(金) 23:17:22.40 ID:lEgoMDPu.net
>>87
3D NANDと積層パッケージを混同してないかい?
(その場合でもウェハーの削減にはならない訳だが。)
http://www.toshiba.co.jp/tech/review/2008/02/63_02pdf/a08.pdf

89 :Socket774:2015/12/11(金) 23:22:44.67 ID:v8mMEJVf.net
>>71
合ってると思うIntelのデータシートは常に摂氏標示だしそこだけ華氏なんておかしいし
温度的にもノンオペレーティングで95度まで保証してることから特におかしいとは思わないな

>>73
摂氏で間違いないと思うよ

90 :Socket774:2015/12/15(火) 01:19:07.93 ID:/eL+/YB8.net
>>88
なるほど
Intel/Micronの3D NANDも同様に露光プロセスは最後に一括みたいだから露光コストを層数で割れるスケールメリットが働きそうだな
http://pc.watch.impress.co.jp/img/pcw/docs/734/478/html/photo004.jpg.html
http://pc.watch.impress.co.jp/img/pcw/docs/734/478/photo004.jpg

しかし3D XPointはビット線層→メモリセル層→ワード線層→メモリセル層→ビット線層…
と積層の合間に露光プロセスが必要なので3D NANDほどにはお安くできないか

総レス数 1003
233 KB
新着レスの表示

掲示板に戻る 全部 前100 次100 最新50
read.cgi ver 2014.07.20.01.SC 2014/07/20 D ★